10月8日，第六届高速线缆组件&连接器研讨会在深圳成功举办!
本届研讨会由Intel Corp和深圳市连接器行业协会联合主办，特此，英特尔公司数据中心和人工智能集团Principal Engineer工程师、USB-IF工作组主席和JEDEC工作组主席和委员会主席李祥博士从美国远渡重洋，为百余位与会工程师带来高速互联的最新技术研讨。
▲李祥博士正在演讲
借此机遇，《国际线缆与连接》特邀李祥博士进行了独家采访。
《国际线缆与连接》：您同时担任USB-IF工作组主席与JEDEC工作组主席和委员会主席，能否向大家简要介绍您在这些组织的具体工作任务?
李祥博士：在USB-IF，我的工作主要在Newark mechanical electrical WG，参与制定Type C cable 和connector的电气规格，包括高频和低速的要求以及测试方法，对连接器产品认证提供技术支持。
在JEDEC，我的工作在JC11和JC45，JC11工作组的主要任务是DDR5连接器和DDR5 DIMM的标准制定。JEDEC有很多委员会，JC11是其中之一，主要的任务是制定机械相关的标准，JC11委员会需要规划JC11的工作，协调各会员的需求，沟通和JEDEC其他委员会(JC42/JC45)的连接，保障JC11的正常运行。
《国际线缆与连接》：在第六届高速线缆组件与连接器研讨会上，您提到DDR6标准正在酝酿中。是否可以剧透一下，DDR6标准将为业界带来哪些新的变化?
李祥博士：DDR6的目标则是在DDR5的基础上带来更快的速度和更高效的内存读取，同时具备有效的能耗控制。
*编者按：
日益增长的数据需求以及新一代计算平台的计算需求，对计算机的硬件性能、存储容量、计算能力不断提出更高的要求。由此，在2020年7月，JEDEC协会正式公布DDR5标准，并表示DDR5起步4800MHz，未来预计可以达到6400MHz。
DDR5内存利用先进的制程技术与电路设计，实现了更高的集成度、时钟频率和更优化的信号传输路线。相比于DDR4内存，DDR5提供了更高的传输速度和更大的带宽，这对计算机行业的发展无疑是重大的进步。这也为DDR5连接器的诞生带来了机遇，DDR5连接器通过提供更高的带宽、更大的内存容量、更低的功耗以及更好的错误校验功能，为计算机系统带来了性能和效率的提升。
李祥博士作为DDR5连接器和DDR5 DIMM的标准制定的参与者，在认可DDR5内存发展技术的同时也在不断展望下一代的内存技术与连接器技术。
《国际线缆与连接》：USB的下一代标准是否已经在规划了?它将带来哪些新的性能提升?
李祥博士：USB4.0 Gen4支持PAM3和非对称模式，在cable和connector不变的情况下，把带宽推到120Gbps。
《国际线缆与连接》：从产品设计角度，您认为高速连接器工程师面临的最大技术挑战是什么?对于年轻的连接器工程师，您有什么建议?
李祥博士：高速连接器工程师需要对连接器产品设计、制造和信号完整性都有所了解，连接器设计的机械性能和高频性能往往是冲突的，好的高频性能有时需要牺牲连接器的机械性能或者要求更具挑战的制造型。高速连接器产品设计需要兼顾各方面，找到平衡点。此外，高速连接器产品设计工程师也需要了解产品在系统中的应用场景，为系统应用提供优化方案。
▲李祥博士与台下高速连接器工程师探讨
在第六届高速线缆组件&连接器研讨会现场，李祥博士多次表示希望能够借助本次研讨会议与台下各位连接器工程师进行切磋交流，共同助力高速互联领域新技术、新标准的推进。 |
